

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-315517

(43)Date of publication of application : 26.11.1993

(51)Int.Cl.

H01L 23/50
// H05K 1/18

(21)Application number : 04-118627

(71)Applicant : NEC CORP

(22)Date of filing : 12.05.1992


(72)Inventor : KUMAGAI HIROSHIGE

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To form a meniscus by the creeping up of solder paste on the side face by providing a hole, a tip recess and a side face recess on the outer terminal.

CONSTITUTION: Holes 3, tip recesses 4 and side recesses are formed on the outer terminal of a lead frame by conducting a pressing work and the like. The tip recesses 4 are used as holes until the lead is cut. Then, after a sealing and outer-cover solder plating operation has been conducted, the lead is cut. At this time, the hole-like tip recesses 5 have a recess shape. Moreover, outer-cover solder-plating is provided on the side wall surface. Also, at this time, outer-case solder-plating is provided on the tip recesses 4 and the side-face recesses 5. Subsequently, by forming the outer terminal, a semiconductor device, having the holes 3, the tip recesses 4 and the side-face recesses 5, can be constituted. Under the above-mentioned state, when the lead frame is mounted on a substrate, the solder paste on a land enters into the holes 3 and adhered, and an anchor effect is displayed. Also, the solder paste creeps up to the side wall surface of the tip recesses 4, and a meniscus is formed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Partial English Translation of Japanese Patent Laying-Open No. 05-315517

[0011]

Fig. 1(A) is a perspective view of a semiconductor device according to one embodiment of the present invention. According to the present embodiment, hole 3 is formed in the bent portion at the tip end of external terminal 2 projecting outward from mold 1. The present embodiment is otherwise the same as the conventional example. Here, exterior solder is applied to the inner wall surface of hole 3. According to the method of obtaining such a structure, as shown in Figs. 3(A), (B), (C), and (D), hole 3 is formed in advance in the lead frame by etching or press-working as conventionally performed, and as shown in Fig. 3(B), sealing and exterior solder plating is performed. Thereafter, the lead is cut as shown in Fig. 3(C). Thereafter, hole 3 is formed by shaping the external terminal as shown in Fig. 3(D). As described above, exterior solder plating is applied to the inner wall surface of hole 3. When the semiconductor device is mounted on the substrate with this state, the solder paste on the land is introduced into hole 3, and the solder paste is fixed and adhered in that state, thus achieving an anchoring effect. Therefore, sufficient soldering strength can be obtained even with the use of the low-melting solder.

[0012]

Fig. 1(B) is a perspective view of a semiconductor device according to one embodiment of the present invention. According to the present embodiment, recess 4 is formed in the tip end of external terminal 2. The present embodiment is otherwise the same as the conventional example. Here, exterior solder is applied to the inner wall surface of tip end recess 4. According to the method of obtaining such a structure, as shown in Figs. 3(A), (B), (C), and (D), tip end recess 4 is formed in the lead frame in advance at the tip end portion of the external terminal by etching or press-working as conventionally performed. It is noted that tip end recess 4 in this case is present as a hole until the lead is cut. Then, sealing and exterior solder plating is performed as

shown in Fig. 3(B), and thereafter the lead is cut as shown in Fig. 3(C). Here, tip end recess 4 that has been shaped as a hole is now in the shape of a recess. In addition, the exterior solder plating is applied to the inner wall surface. Thereafter, the external terminal is shaped as shown in Fig. 3(D), thus obtaining tip end recess 4. When the semiconductor device is mounted on the substrate with this state, the solder paste on the land readily creeps up, because the exterior solder is applied to the wall surface at the tip end of the external terminal, thus forming meniscus.

(19)日本国特許庁(J P)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-315517

(43)公開日 平成5年(1993)11月26日

(51)Int.Cl.⁵

H 0 1 L 23/50

// H 0 5 K 1/18

識別記号

庁内整理番号

F I

技術表示箇所

N 9272-4M

H 9154-4E

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号 特願平4-118627

(22)出願日 平成4年(1992)5月12日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 熊谷 啓成

東京都港区芝五丁目7番1号日本電気株式会社内

(74)代理人 弁理士 京本 直樹 (外2名)


(54)【発明の名称】 半導体装置

(57)【要約】

【目的】半導体装置の基板実装後の密着強度を向上させることを目的とする。

【構成】半導体装置の外部端子に、へこみ及び、穴を有する。

【効果】外部端子にへこみ、及び、穴を有することにより、その断面に外装半田の付着が得られ、それによる基板実装時のメニスカスが、形成されやすく検査不良の低減が図れるという効果と、その形状により実装時の半田によるアンカー効果により、基板への密着強度が向上するという効果を有する。



【特許請求の範囲】

【請求項1】 リードフレームのアイランド上に半導体チップを搭載し、前記リードフレームの外部端子と前記半導体チップとを金属細線にて電気的に接続し、前記半導体チップ及び前記金属細線をモールド封止して成る半導体装置において、前記リードフレームの外部端子の先端部分に、へこみ又は、穴を有する事を特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、半導体装置に関し、特に外部端子の構造の改良に関する。

【0002】

【従来の技術】図5(A)、(B)、(C)に示すように、従来の半導体装置の外部端子2は、基板実装に適した形状を有しており、図5(A)は外部端子先端部分が細く、基板の実装部に開けられた穴に挿入しやすい形状となっている。その時の半田の付着状態は、外部端子に半田が這い上がった状態となる。図5(B)、(C)は、ガルウィング形状の外部端子の例である。これは基板の実装部表面にランドという電極上に載りやすい形状となっている。その時の半田の付着状態は、図4(A)に示すように、外部端子2の先端部のリード平坦部の周囲に半田8の這い上がり（以下メニスカスと記す）7が生じるのが理想であるが、従来技術では外部端子の先端部の断面にメニスカス7が形成されないことが多い。これは、外部端子先端部断面に外装半田が形成されていないためである。この部分に何故外装半田が形成されないかを、次に説明する。

【0003】一般的な半導体装置の組立方法は、リードフレームのアイランド上に半導体チップを搭載し、外部端子と電気的接続のため金属細線にてボンディングする。その後、半導体チップ及び、金属細線を保護する為、モールド封止を行う。次に封止されていないリードフレーム部、即ち外部端子部に電解半田メッキが施される。このとき外部端子は、まだリードフレームの外枠と一体となっている。モールド表面に捺印を行った後、金型によりリード切断が行われる。このとき、リードフレーム外枠と外部端子が分離されるが、外部端子先端の切断面には半田メッキは施されていない状態となり、リードフレーム素材（例えば銅合金や、42合金等）が露出した状態となっている。その後金型により図5(A)、(B)、(C)に示すように外部端子形状に成形されるが、その先端部は露出したままである。

【0004】以上説明したように半導体装置の外部端子先端断面には外装半田が形成されないのである。

【0005】このようにして製造された半導体装置を図4(A)のように実装基板6に実装するには、実装基板6の上面の外部端子2を設置する箇所をランドを形成しておき、その上に溶剤ペーストを塗布し、半導体装

置の外部端子2をその上へ搭載した後、赤外線リフローや熱風処理等により、外部端子の表面に施された外装半田と溶剤ペーストを融合させることにより、実装が完了する。

【0006】ここで実装時の問題として半導体装置が基板上に立ち上がることがある。これは、溶剤ペーストが固着する際の内部応力によるものであり、共晶半田を使用した場合、顕著に発生する。また同じ理由から実装基板自体にも、そりが発生する。これらの問題点を低減する目的として低融点半田を溶剤ペーストとして使用することが増加している。低融点半田はビスマスを混入することで半田の熔融温度を低下させると共に、半田の固液状態を延長できることから前述した問題点を改善している。これが低融点半田の特徴であるが、欠点として一般に使用されている共晶半田より半田付け強度が劣ることがあげられる。特に42合金を使用したリードフレームでは、鉛との合金層ができにくい半田付け強度は、共晶半田に比し30～50%低下することが確認されている。

【0007】

【発明が解決しようとする課題】この従来の半導体装置を基板へ実装した後の検査において、特に表面実装用の半導体装置においては、図4(A)に示す半田の這上がり（以下メニスカス7と記す）を目視又は光学的に判断することで検査を行っている。従来の半導体装置は、外部端子先端を前述したように切断により加工するため、図4(B)に示すように、切断面11に外装半田9が付着しておらず、そのためリードフレーム素材（例えば銅合金や42合金等）が露出してしまい酸化してしまうため溶剤ペーストが付着できなくなる。つまりメニスカス7が形成されない。このような場合、検査において判断できなくなったり、不良と判断してしまうため自動化できず、多大な工数が必要となり経費も増大してしまう。

【0008】一方、低融点半田を使用することによる半田強度低下の問題がある。これは特にリードフレームに42合金材を使用する半導体装置で顕著である。これは外装半田と42合金との金属間結合層が、銅合金のそれに比し薄いため図4(B)の半田剥離10のような不良発生が生じやすい。これらの不良は再度半田付けで修復されるが、再半田の方法は例えば、半田ごてにて手作業により行われる。これは一枚の基板上には多数の半導体装置が、搭載されており一部の半田不良の修復のために、再度赤外線リフロー等の自動機に通すと正常に半田付けされたものが再加熱され不良になってしまうからである。よって半田付け不良の修復は人手にたよることとなり経済的にも悪影響を与えている。

【0009】

【課題を解決するための手段】本発明の半導体装置は、その外部端子先端部に、へこみ又は、穴を施すと言う特

徴を有している。

【0010】

【実施例】次に本発明について図面を参照して説明する。

【0011】図1(A)は、本発明の一実施例の半導体装置の斜視図である。本実施例によれば、モールド1の外部に出ている外部端子2の先端部の折れ曲り部分に穴3が形成されている。この他は従来と同じである。ここで穴3の側壁面には外装半田が施されている。この構成を得る方法は、図3(A)、(B)、(C)、(D)にしめすように、予めリードフレームに穴3を従来より行われているエッチング又は、プレスにて加工したものを用い、図3(B)に示すように、封止、外装半田メッキを行った後、図3(C)の様に、リード切断される。その後、図3(D)に示すように外部端子を成形することにより穴3が形成される。以上のように穴3の側壁面に外装半田メッキが施される。この状態で基板に実装するとランド上の溶剤ペーストが穴3の内部に入り込み、そのまま固着することによりアンカー効果を有する。そのため低融点半田を使用しても十分な半田強度が得られる。

【0012】図1(B)は、本発明の一実施例の半導体装置の斜視図である。本実施例によれば、外部端子2の先端にへこみ4が形成されている。この他は従来と同じである。ここで先端へこみ4の側壁面には外装半田が施されている。この構成を得る方法は図3(A)、

(B)、(C)、(D)に示すように、予めリードフレームの外部端子先端部に先端へこみ4を従来より行われているエッチング又は、プレスにて加工したものを用いる。但しこの場合の先端へこみ4はリード切断させるまでは穴として存在する。次に図3(B)に示すように、封止、外装半田メッキを行った後、図3(C)のように、リード切断される。このとき穴形状をしていた先端へこみ4はへこみ形状を有することになる。しかもその側壁面には外装半田メッキが施されている。その後、図3(D)に示すように外部端子を成形することにより先端へこみ4が構成される。この状態で基板に実装するとランド上の溶剤ペーストが外部端子先端の側壁面に外装半田が施されているため、容易に半田が追上がりメニスカスが形成される。

【0013】図1(C)は、本発明の一実施例の半導体装置の斜視図である。本実施例によれば、外部端子2の先端部の側面にへこみ5が形成されている。この他は従来と同じである。この構成を得る方法は、図には記していないが、概ね実施例1及び2と同様に、予めリードフレームの外部端子2の側面部にエッチング又は、プレスにてへこみを加工しておき、封止、外装半田メッキ、リード切断、成形と行われる。このようにして作製された半導体装置は、その外部端子2の先端部側面にへこみ5が施されており、その側壁面に外装半田が施されてい

る。この状態で基板に実装するとランド上の溶剤ペーストが側面へこみ5の内部に入り込み、そのまま固着することによりアンカー効果を有する。そのため低融点半田を使用しても十分な半田強度が得られる。

【0014】又、外部端子の両側面にへこみを施したことにより、当然のごとく外部端子のその部分は細くなる。このことにより、外部端子2の幅よりも、細いランドの施された基板にも実装が可能となりファインパターン化にも対応が可能となる。

【0015】図1(D)は、本発明の一実施例の斜視図である。これは実施例1、2、3の複合例である。本実施例によれば、外部端子2の先端部の折り曲り部に穴3が先端面にへこみ4が、先端部の側面にへこみ5がそれぞれ形成されている。ここで穴3と側面へこみ4と先端へこみ5の側壁面には外装半田が施されている。この構成を得る方法は図3(A)、(B)、(C)、(D)に示すように、予めリードフレームの外部端子に穴3と先端へこみ4と側面へこみ5を、従来より行われているエッチング又は、プレスにて加工したものを用いる。但しこの場合の先端へこみ5はリード切断されるまでは穴として存在する。次に図3(B)に示すように、封止、外装半田メッキを行った後、図3(C)のようにリード切断される。この時穴形状をしていた先端へこみ5はへこみ形状を有することになる。しかもその側壁面には外装半田メッキが施されている。又、この時先端へこみ4と側面へこみ5の側壁面にも外装半田メッキが施されている。その後、図3(D)に示すように外部端子を成形することにより穴3、先端へこみ4、側面へこみ5を有する半導体装置が構成される。この状態で基板に実装するとランド上の溶剤ペーストが穴3の内部には入り込み、そのまま固着することによりアンカー効果を有する。又、先端へこみ4の側壁面に溶剤ペーストが追いつき上がりメニスカスが形成されやすい。さらに側面へこみ5の側壁面に溶剤ペーストが追いつき上がりアンカー効果と、その部分の外部端子幅が細くなる事により、外部端子幅よりも細いランドを施した基板にも搭載可能な、しかも、半田強度の強い半導体装置が得られる。

【0016】

【発明の効果】以上詳細に説明したように、本発明によれば、図2(B)に示したように、外部端子2へ、穴3、先端へこみ4、側面へこみ5を施したことにより、その側壁面に外装半田メッキ9が施されている為、外部端子2の素材(例えば、銅合金や、42合金等)が、外部雰囲気から保護されることにより素材の表面酸化が無く、その上その表面には外装半田9が施されているため、図2(A)に示すように、実装基板6に設けたランド12上に予めもられた溶剤ペーストが外部端子2の側壁面に容易に追いつき、メニスカス7が形成されやすくなる、これにより実装後の検査において光学的方式(例えば、レーザービーム等をメニスカス7へ投射し、

5

その反射具合によりメニスカス7が形成されているか、いないかにより半田付けがうまく行われたかを判定する方法)を用いた自動機が使用可能となる。この為、従来目視による検査で多大な工数をかけ、さらに見逃し不良によるクレーム修理工数の大幅低減が可能となる。

【0017】また、図2(A)に示したように、穴3及び側面へこみ5の側壁面には外装半田メッキ9が施されているため、外部端子の素材(例えば、銅合金や42合金等)が、外部雰囲気から保護されることにより、素材の表面酸化が無く、その上その表面には外装半田が施されているため、実装基板6のランド12上にも予めめられたソルダーペーストが側壁面に容易に這上がり、外部端子2とランド12を物理的に結合させるアンカーのやくめを半田8がおこなう構造となる。このことにより低融点半田を使用する場合で、特に42合金を外部端子素材として用いる半導体装置の場合は、半田と42合金の合金層ができにくいため両者の密着強度が弱くなり、基板へ実装した後に外部端子2と外装半田9が剥がれてしまう、いわゆる半田はがれが発生しやすいが、以上説明した構造により半田密着強度を向上させることができる。これにより検査不良が低減され手直し工数の削減ができる。

【0018】さらに、側面へこみ5を設けることにより当然のごとく外部端子のその部分は細くなる。このこと

6

により、外部端子の幅よりも、細いランドの施された基板にも実装が可能となり、スライnPパターン化にも対応が可能となる。

【図面の簡単な説明】

【図1】本発明の実施例を示す斜視図。

【図2】本発明の効果を説明する半導体装置の断面図。

【図3】本発明の形成方法を説明する斜視図。


【図4】従来技術及び、本発明が解決しようとする課題を説明する断面図。

【図5】従来技術を説明する半導体装置の斜視図。


【符号の説明】

- 1 モールド
- 2 外部端子
- 3 穴
- 4 先端へこみ
- 5 側面へこみ
- 6 実装基板
- 7 メニスカス
- 8 半田
- 9 外装半田
- 10 半田ハクリ
- 11 切断面
- 12 ランド


【図1】




【図2】



【図5】



【図3】



【図4】

